Arm

C1-premium Firmware

2 Schwachstellen gefunden.

Hinweis: Diese Liste kann unvollständig sein. Daten werden ohne Gewähr im Ursprungsformat bereitgestellt.
  • EPSS 0.02%
  • Veröffentlicht 14.01.2026 10:58:44
  • Zuletzt bearbeitet 26.01.2026 19:40:19

In certain Arm CPUs, a CPP RCTX instruction executed on one Processing Element (PE) may inhibit TLB invalidation when a TLBI is issued to the PE, either by the same PE or another PE in the shareability domain. In this case, the PE may retain stale TL...

  • EPSS 0.04%
  • Veröffentlicht 28.01.2025 15:15:12
  • Zuletzt bearbeitet 18.12.2025 15:36:35

An unprivileged context can trigger a data memory-dependent prefetch engine to fetch the contents of a privileged location and consume those contents as an address that is also dereferenced.